#### **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] This invention relates to the incircuit emulator which plans effectiveness of debugging in the development tool of the application software of a microcomputer.

[0002]

[Description of the Prior Art] Importance is attached to how the waiting power of an electric product is stopped in recent years. Therefore, when realizing the low power of an electric product, since the effect is large when the original oscillation of a microcomputer is stopped, in order to realize a low power, in addition to required processing of the microcomputer used for many electric products, there is a function (it is hereafter called a stop mode) to make one of the modes of operation of a microcomputer suspend a original oscillation. The flow of the actuation which debugs the application software using the stop mode with the conventional incircuit emulator (hereafter referred to as ICE) is shown in drawing 5. This drawing 5 shows the condition when performing actuation by ICE interrupt processing in the stop mode of a user program. Moreover, drawing 6 (a) is a flow chart with which the main routine of the user program which has the stop mode which debugs, and drawing 6 (b) show interrupt processing of a user program, and drawing 6 (c) shows ICE interrupt processing.

[0003] In drawing 6 (a), (b), and (c) the main routine of the user program of a microcomputer and 2 1 interrupt processing of a user program and 3 ICE interrupt processing by which interruption of ICE will be performed by generating if actuation of stopping a main routine 1 is performed, The instruction with which 4 contains the initialization routine of a user program and which usually puts processing and 5 into a stop mode, The usual processing performed after the interrupt processing 2 of a user program generates 6 in a stop mode, The 1st compulsive breaking by generating of the ICE interrupt processing 3 which 7 makes usually stop a user program in the middle of processing 4, The 2nd compulsive breaking according generating of interrupt processing 2 to generating of the ICE interrupt processing 3 waiting in the inside of the stop mode by the instruction 5 to which 8 is put into a stop mode, The return instruction for returning 9 to a main routine 1 from the interrupt processing 2 of a user program, The ICE return instruction of the ICE interrupt processing 3 for making 10 rerun from the activation idle state of a user program and 11 It is usual interrupt processing which is made to suspend activation of a user program, is controlled by the control software of ICE by the ICE interrupt processing 3 performed, and performs debugging etc.

[0004] <u>Drawing 7</u> is a state transition diagram in the main routine of <u>drawing 6</u> (a), and the flow chart of ICE interrupt processing of <u>drawing 6</u> (c), and <u>drawing 8</u> is drawing showing the stack area which shunts status information according to generating of interrupt processing. In <u>drawing 8</u>, as for 12, the shunting field of the flag status and 13 are the shunting fields of the various statuses, and shunting storing of the shunting field of the return address of a program and 14 is automatically carried out in these shunting fields at the time of interruption generating.

[0005] The example of concrete actuation of said conventional example is explained using <u>drawing 7</u> and <u>drawing 8</u>. First, external interruption of the 1st compulsive breaking 7 which stops a user program during the usual processing 4 of the main routine 1 in a user program is generated. It changes to interrupt processing of ICE by the ICE interrupt processing 3 of this 1st compulsive breaking 7. Shunting storing of the condition of a user program is carried out in the stack area shown in <u>drawing 8</u>, respectively like [ this ICE interrupt processing 3 ] the interrupt processing 2 of a user program. Moreover, in the control software of ICE, the content of the stack area by which shunting storing was carried out can be read, and a condition when a user program stops can be displayed with a monitor. And since ICE interrupt processing 3 other than a user program is performed to the user, it is visible to the condition that the user program stopped. Furthermore, rerun of a user program is executing the ICE return instruction 10 of the ICE interrupt processing 3, and the resource by which shunting storing was carried out in the stack area at the time of generating of the 1st compulsive breaking 7 is returned.

[0006] Next, although the ICE interrupt processing 3 of the 2nd compulsive breaking 8 occurs in the stop mode by the instruction 5 put into the stop mode of a main routine 1 and being changed to interrupt processing of ICE, since the flow of the actuation here to a halt of a user program is the same as that of said explanation, it is omitted, and explains the different portion.

[0007] Since a user program is a stop mode, and the oscillation has stopped, a stop mode is canceled by generating of the ICE interrupt processing 3, and an oscillation is started. Hereafter, the condition of oscillating is called normal mode. That is, ICE interrupt processing 3 is performed by normal mode, and becomes things. And since rerun of a user program stopped in the state of the stop mode in this actuation, it is necessary to make it the original stop mode.

[0008] However, if processing put into a stop mode before the ICE return instruction 10 in the ICE interrupt processing 3 is performed, during the ICE interrupt processing 3, it cannot keep in a stop mode as close, and cannot return correctly at the mode of operation in front of a user program. For this reason, when making it rerun in such a conventional case, the control software of ICE was taking out warning of "since it is among a stop mode, please make it normal mode." Therefore, specifying the start address which a user changes the register which controls a mode of operation by ICE, or is rerun, or resetting and rerunning was performed.

[0009]

[Problem(s) to be Solved by the Invention] In the incircuit emulator of such a configuration In the case of debugging which develops the application software which has the stop mode which makes a user program suspend the original oscillation of a microcomputer In order to consider as the original stop mode so that interrupt processing of ICE may be performed into the stop mode of a user program and a user program can be rerun after that, Even if it performs the instruction put into a stop mode before the ICE return instruction of ICE interrupt processing, before returning to the execute mode of a user program, it keeps in a stop mode as close during interrupt processing of ICE, and the problem that it cannot return to the original condition is.

[0010] Moreover, in order to reput into a stop mode automatically after processing of the control software of ICE, it was the translation which should just carry out a return to the address put into the stop mode in the user program, but even if it executed the instruction put into a stop mode, the next instruction might also be executed, and if the instruction was branch instruction, where it should return had the problem that decision was impossible.

[0011] This invention aims at offering ICE (incircuit emulator) which was excellent in the operability which can be returned to the condition before directing to solve the problem of said conventional technology, and a user's not having any constraint in the case of rerun of the user program after performing ICE interrupt processing to the user program stopped in the state of the stop mode and stopping a user program.

[0012]

[Means for Solving the Problem] In order to attain this object, an incircuit emulator concerning this invention is constituted so that it may have memory in which read/write is possible by control of a function to stop a original oscillation in a mode of operation of a microcomputer, control software of an incircuit emulator for debugging, and control software.

[0013] According to said configuration, after termination of interrupt processing generated in the state of a stop mode of a user program According to an input of an rerun instruction, a return address which shunted to a stack area is rewritten to a dummy return address. An instruction put into a field of a dummy return address at a stop mode and an instruction which carries out an unconditional branch to a field of degree address to a return address of a main routine are written in. An instruction put into a stop mode can be executed and it can return to a condition of a stop mode before a user's not having any constraint and stopping a user program.

[0014]

[Embodiment of the Invention] Hereafter, the gestalt of the operation in this invention is explained to details with reference to a drawing. <u>Drawing 1</u> is drawing showing going into the original stop mode, when ICE interrupt processing is performed into the stop mode of the user program in the gestalt of this

operation and a user program is rerun after that. Moreover, <u>drawing 2</u> is a flow chart which shows processing actuation of the control software of ICE in the gestalt of operation of this invention. They are drawing showing how to use the stack for putting <u>drawing 3</u> into a stop mode by rerun of a user program after ICE interrupt processing, and drawing showing the instruction of each address which <u>drawing 4</u> shifted to the stop mode in the user program, and changed into the standby condition.

[0015] In <u>drawing 3</u> the shunting field of the flag status of 12 and the various statuses of 14 They are the

field which shunts the flag status automatically the same with having been shown in <u>drawing 8</u> at the time of interruption generating, and the field which shunts the various statuses. 15 The dummy return address which rewrote the return address 13 of the program of <u>drawing 8</u> with the control software of ICE, and changed it, Moreover, the instruction to which 16 is put into the stop mode rewritten by the control software of ICE, and 17 are instructions which carry out an unconditional branch to the return address of a main routine. Moreover, in <u>drawing 4</u>, the 2nd instruction with which the 1st instruction immediately after the instruction put into the stop mode which 19 has in a user program, and the instruction 19 to which 20 is put into a stop mode, and 21 are most performed first when a stop mode is canceled by a user's interruption, and 22 are the waiting for an interruption return.

[0016] First, explanation of operation in the condition of having carried out an activation halt of the user program is performed by ICE interrupt processing generated in the stop mode of a user program using drawing 3 and drawing 4. If the instruction 19 put into the Ath stop mode in the main routine of the user program shown in drawing 4 is executed, since the next instruction is also prefetched (prefetch), the Bth instruction [1st] 20 will be executed. Till this event, it is normal mode, and an oscillation stops immediately after executing the Bth instruction [1st] 20, and it becomes a stop mode. In this stop mode, the input of waiting for interruption return 22 is stood by, and the return to the main routine by the interruption return from a user is performed from the instruction 21 of the 2nd of an address C address, and serves as normal mode.

[0017] Here, in the standby condition of waiting for interruption return 22 in a stop mode, if ICE interrupt processing of the control software of ICE occurs in order to debug by performing halt actuation of a user program, a stop mode will be canceled like interrupt processing of a user program, and will turn into normal mode. It shunts, as the condition of the stack area at this time is shown in  $\frac{\text{drawing 8}}{\text{drawing 4}}$ , and to the return address 13 of  $\frac{\text{drawing 8}}{\text{drawing 4}}$ , the address C address of the 2nd instruction 21 shown in  $\frac{\text{drawing 4}}{\text{drawing 4}}$  shunts.

[0018] Furthermore, actuation of the control software of ICE is explained using the flow chart of drawing 2. It checks whether the user program has stopped during activation of a user program according to generating of activation halt processings (processing of interruption by compulsive breaking etc.) (S1). In processing S1, a check of that the user program stopped according to generating of activation halt processing reads the modes of operation (normal mode, stop mode, etc.) of the microcomputer before going into the activation halt processing of a user program (S2). Furthermore, it is read from a general-purpose register according to generating of interruption by ICE etc., and reading processing of status information in which it shunted to the stack area is performed (S3), and processing of the generated interruption is performed. Then, it is checked whether the return instruction of processing of said interruption and the instruction of rerun of the user program by actuation of a user have been issued (S4).

[0019] In the aforementioned processing S4, when an instruction of rerun is checked, it checks whether the condition before a halt of a user program is a stop mode from the information read by said processing S2 (S5). When it is not a stop mode in this processing S5, processing of rerun of a user program is started by executing the return instruction which performs writing for the status information of the address and the status which shunted to the stack area to a general-purpose register (S6). [0020] Moreover, processing which writes in the instruction which performs processing which changes into a dummy return address the return address which has shunted to the stack area at the time of a stop mode (S7), writes in the instruction put into the field specified as a dummy return address at a stop mode (S8), and carries out an unconditional branch to the return address of the normal of a user program further in processing S5 is performed (S9). After the above processings, a return instruction is executed

and processing of rerun of a user program is started (S6).

[0021] When making a user program specifically rerun by the actuation after ICE interrupt processing generated in the condition of a stop mode and considering as the same stop mode as interruption before, the following change is made with the control software of ICE according to the check of the rerun instruction of processing S4 shown in drawing 2. First, it checks whether the mode of operation before a halt of a user program is a stop mode by processing S5. Although C address which is a return address to the main routine shown in drawing 4 is stored in the return address 13 (refer to drawing 8) which has shunted to the Yth street of a stack area in processing S7 if it is a stop mode, it changes into the Vth street as a dummy return address 15. Next, the instruction 16 put into a stop mode is written in the Vth street of a stack area by processing S8, and the instruction which branches to C address shown in drawing 4 as instruction 17 which carries out an unconditional branch to the following street [Wth] to the return address of a main routine by processing S9 is written in.

[0022] Where such pretreatment is performed, if the ICE return instruction of ICE interrupt processing is executed, a microcomputer will return automatically X address of the stack area in <a href="mailto:drawing 3">drawing 3</a>, the Yth flag status [ Zth ] 12, the dummy return address 15, and the various statuses 14 to a general-purpose register, and rerun of a user program will be performed. And a user program will be performed from the Vth street which is the dummy return address 15, the instruction 16 put into a stop mode is executed, and it goes into a stop mode. Since an oscillation stops after the Wth activation which is the next instruction, a user can operate ICE [ in / in a user program / a stop mode ], without paying any attentions.

[0023] In addition, the Vth instruction [Wth] of a stack area must use the instruction from which the flag status 12 and the various statuses 14 do not change. Moreover, in the above explanation, although explained using a stack area, even if it uses the memory in which the read/write of a free space is possible, it can carry out similarly.

[0024]

[Effect of the Invention] As explained above, according to this invention, activation of ICE in the stop mode of a user program and actuation of a halt are attained without applying the burden on actuation to a user, and the effect that it can debug efficiently is done so.

[Translation done.]

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-030478

(43) Date of publication of application: 02.02.1996

(51)Int.CI.

G06F 11/22 G06F 11/28

(21)Application number: 06-167634

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.07.1994

(72)Inventor: SANO RYOICHI


YOSHIOKA KEIKO

### (54) EMULATOR

### (57)Abstract:

PURPOSE: To improve the real-time performance to an application system at the start of a user program right after the power-ON resetting or forcible resetting of an emulator.

CONSTITUTION: A vector fetch address, a reset vector address, and data of a switch SW1 are inputted to an address comparator 2, the end of the resetting of an evaluation chip 1 is confirmed with the vector fetch address and reset vector address, and whether or not a break signal is outputted is optionally set according to the setting of the switch SW1. When the switch SW is OFF, no signal is outputted to the address comparator 2 and the break signal is outputted to start firmware. When the switch SW1 is ON, on the other hand, a signal is outputted to the address comparator 2 and the break signal is not inputted to the evaluation chip 1; and the firmware is not started and the user program is started.



#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平8-30478

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl.<sup>6</sup>

酸別記号 庁内整理番号

FΙ

技術表示箇所

G 0 6 F 11/22

340 A

11/28

L 7313-5B

#### 審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出顧番号	特願平6-167634	(71)出顧人	000005108
			株式会社日立製作所
(22)出顧日	平成6年(1994)7月20日		東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	佐野 亮一
			東京都小平市上水本町5丁目20番1号 株
			式会社日立製作所半導体事業部内
		(72)発明者	吉岡 桂子
			東京都小平市上水本町5丁目20番1号 株
			式会社日立製作所半導体事業部内
		(74)代理人	弁理士 筒井 大和

### (54) 【発明の名称】 エミュレータ

#### (57)【要約】

【目的】 エミュレータのパワーオンリセットまたは強制リセット直後のユーザプログラム起動における応用システムに対するリアルタイム性を向上させる。

【構成】 アドレスコンパレータ2にベクタフェッチアドレス、リセットベクタアドレスおよびスイッチSW1のデータを入力し、ベクタフェッチアドレス、リセットベクタアドレスによりエバリュエーションチップ1のリセット終了を確認し、スイッチSW1の設定によってブレーク信号を出力するか否かを任意に設定する。スイッチSW1が非導通の場合、アドレスコンパレータ2に信号は出力されず、ブレーク信号が出力されファームウェアを起動させる。スイッチSW1が導通の場合、アドレスコンパレータ2に信号が出力され、エバリュエーションチップ1はブレーク信号が入力されずファームウェアは起動させずにユーザプログラムを起動させる。



#### 【特許請求の範囲】

【請求項1】 マイクロコンピュータを用いた応用シス テムのソフトウェアおよびハードウェアの評価を行うエ ミュレータであって、ターゲットマイクロコンピュータ における機能の代行およびデバッグ機能の制御を行うエ バリュエーションチップのリセット直後において、前記 エバリュエーションチップにブレーク信号を出力するブ レーク信号発生手段を設け、前記ブレーク信号発生手段 から出力されたブレーク信号に基づいてファームウェア またはユーザプログラムを選択し、起動させることを特 10 れているスイッチによってファームウェアの動作続行ま 徴とするエミュレータ。

【請求項2】 前記ブレーク信号発生手段が、ファーム ウェアまたはユーザプログラムのどちらか一方を選択す る所定の信号を出力する切り換え手段と、前記エバリュ エーションチップのリセット直後において、プログラム の開始アドレスを指定するベクタフェッチアドレスと前 記エバリュエーションチップがアクセスするリセットベ クタアドレスと前記切り換え手段から入力される所定の 信号との比較結果に基づいてブレーク信号を発生するア ドレスコンパレータとよりなることを特徴とする請求項 20 1記載のエミュレータ。

【請求項3】 前記切り換え手段が、エバリュエーショ ンチップから出力される制御信号を一時的に記憶し、前 記アドレスコンパレータに出力するレジスタよりなると とを特徴とする請求項2記載のエミュレータ。

【請求項4】 前記ブレーク発生手段が、前記切り換え 手段からの信号入力と前記エバリュエーションチップの リセット信号との論理積を出力する論理積回路と、前記 論理積回路より出力された所定の信号をラッチした後に の入力信号および前記エバリュエーションチップのリセ ット信号を前記論理積回路に入力し、前記論理積回路か ら出力された信号を前記ラッチ回路によりラッチし、前 記エバリュエーションチップのリセットが終了するとブ レーク信号として前記エバリュエーションチップに入力 することを特徴とする請求項1または3記載のエミュレ ータ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロプロセッサを 40 用いた応用システムの開発支援装置であるエミュレータ に関し、特に、ターゲットマイコンにおける機能の代行 およびエミュレータの制御を1種類のマイコンにより行 うエミュレータにおけるプログラムの起動に適用して有 効な技術に関するものである。

[0002]

【従来の技術】本発明者が検討したところによれば、タ ーゲットマイコンにおける機能の代行およびエミュレー タの制御を1種類のマイコンにより行う、いわゆる10 PU方式のエミュレータでは、電源投入時のリセット

(以下、パワーオンリセットという) またはリセットス イッチによるリセット(以下、強制リセットという)後 におけるユーザプログラムの起動は、ファームウェアを 起動させた後に行われいた。

【0003】また、本発明者の検討によれば、この動作 の流れは、図5に示すように、パワーオンリセットまた は強制リセット時(ステップ301)において、エミュ レータを動作させるソフトウェアである、いわゆるファ ームウェアを起動(ステップ302)させ、予め設定さ たはユーザプログラムの起動を選択(ステップ303) している。

【0004】なお、エミュレータについて記述されてい る例としては、日立マイクロコンピュータエンジニアリ ング株式会社発行「日立マイコン技法」1988年Vの 1. 2No. 2、P21~P27がある。

[0005]

【発明が解決しようとする課題】ところが、上記のよう なパワーオンリセットまたは強制リセット時のエミュレ ータにおける初期化では、次のような問題点があること が本発明者により見い出された。

【0006】すなわち、評価が行われるユーザの応用シ ステムが複数のCPUにより構成されたマルチCPU方 式であると、エミュレーションの初期化が行われている 間に、応用システムに搭載されているターゲットCPU 以外の他のCPUが立ち上がってしまい、プログラムが 動作してしまうことになる。

【0007】それによって、エミュレータと応用システ ムに搭載されているCPUとの同期性がとれなくなって 出力するラッチ回路とよりなり、前記切り換え手段から 30 しまい、応用システムの実動作に対するリアルタイム性 が損なわれてしまう。

> 【0008】本発明の目的は、エミュレータのパワーオ ンリセットまたは強制リセット直後のユーザプログラム 起動における応用システムの実動作に対するリアルタイ ム性を向上させるエミュレータを提供することにある。 【0009】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに

なるであろう。 [0010]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0011】本発明のエミュレータは、ターゲットマイ クロコンピュータにおける機能の代行およびデバッグ機 能の制御を行うエバリュエーションチップのリセット直 後において、エバリュエーションチップに任意のブレー ク信号を出力するブレーク信号発生手段を設け、ブレー ク信号発生手段から出力されたブレーク信号に基づいて ファームウェアまたはユーザプログラムを選択し、起動 50 させるものである。

7

3

【0012】また、本発明のエミュレータは、前記プレ ーク信号発生手段が、ファームウェアまたはユーザプロ グラムのどちらか一方を選択する所定の信号を出力する 切り換え手段と、エバリュエーションチップのリセット 直後において、プログラムの開始アドレスを指定するべ クタフェッチアドレスとエバリュエーションチップがア クセスするリセットベクタアドレスと切り換え手段から 入力される所定の信号との比較結果に基づいてブレーク 信号を発生するアドレスコンパレータとよりなるもので

【0013】さらに、本発明のエミュレータは、前記切 り換え手段が、エバリュエーションチップから出力され る制御信号を一時的に記憶し、アドレスコンパレータに 出力するレジスタよりなるものである。

【0014】また、本発明のエミュレータは、前記プレ ーク発生手段が、切り換え手段からの信号入力とエバリ ュエーションチップのリセット信号との論理積を出力す る論理積回路と、論理積回路より出力された所定の信号 をラッチした後に出力するラッチ回路とよりなり、切り ブのリセット信号を論理積回路に入力し、論理積回路か ら出力された信号をラッチ回路によりラッチし、エバリ ュエーションチップのリセットが終了するとブレーク信 号としてエバリュエーションチップに入力するものであ

#### [0015]

【作用】上記した本発明のエミュレータによれば、エバ リュエーションチップのリセット直後において、ブレー ク信号発生手段によってファームウェアまたはユーザブ ログラムのどちらを起動するかを任意に選択できるブレ ーク信号を、エバリュエーションチップに入力すること ができる。

【0016】また、上記した本発明のエミュレータによ れば、切り換え手段によりファームウェアまたはユーザ プログラムのどちらか一方を選択する所定の信号を出力 させ、切り換え手段により出力された所定の信号とエバ リュエーションチップのリセット後のプログラムの開始 アドレスを指定するベクタフェッチアドレスとエバリュ エーションチップがアクセスするリセットベクタアドレ スとをアドレスコンパレータに入力させることにより比 40 ユーザ実機メモリ5、エミュレータに設けられ、ユーザ 較させ、その比較結果に基づいてブレーク信号を発生さ せることによって、リセット直後に確実に任意のプレー ク信号を発生させることができる。

【0017】さらに、上記した本発明のエミュレータに よれば、切り換え手段をレジスタとすることによってエ バリュエーションチップから出力される制御信号に基づ いてユーザがソフトウエアにより、ファームウェアまた はユーザブログラムの起動を選択することができる。

【0018】また、上記した本発明のエミュレータによ れば、論理積回路に、切り換え手段からの信号入力とエ 50 EPROM7をアドレスデコーダ3に選択させるスイッ

バリュエーションチップのリセット信号とを入力し、そ の論理積をラッチ回路によりラッチし、エバリュエーシ ョンチップのリセットが終了するとブレーク信号として エバリュエーションチップに入力することにより、より 簡単な回路構成によってファームウェアまたはユーザブ ログラムのどちらを起動するかを選択することができ

【0019】それにより、エミュレータのパワーオンリ セットまたは強制リセット後において、ユーザプログラ 10 ムを起動させる場合にファームウェアを起動させること なくユーザプログラムを起動させることができ、エミュ レータと応用システムに搭載されているCPUとのリア ルタイム性を損なわずにデバッグを行うことができる。 [0020]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する。

【0021】(実施例1)図1は、本発明の実施例1に よるエミュレータのブレーク信号発生回路周辺における 要部機能ブロック図、図2は、本発明の実施例1による 換え手段からの入力信号およびエバリュエーションチッ 20 エミュレータにおけるブレーク信号発生の説明図であ る.

> 【0022】本実施例1において、ソフトウェアおよび ハードウェアのデバッグ、評価を行うエミュレータは、 ターゲットマイクロコンピュータの機能を代行およびデ バッグ機能の制御を行うマイクロコンピュータであるエ バリュエーションチップ1が設けられている。

【0023】また、エバリュエーションチップ1は、所 定のアドレスデータを比較し、その比較結果が所定の結 果となると信号を発生するアドレスコンパレータ2およ び入力信号の組合せから所定のメモリを選択するアドレ スデコーダ3がアドレスバス4を介して接続されてい

【0024】さらに、アドレスコンパレータ2から出力 される信号は、エバリュエーションチップ1の所定の入 カピンにブレーク信号として入力されるように接続され ている。

【0025】また、アドレスデコーダ3によって選択さ れるメモリには、ユーザが開発中のマイクロコンピュー タを用いた応用システム (図示せず) に搭載されている 実機メモリ5の機能を代行するエミュレーションメモリ 6 およびユーザ用EPROM7 がある。

【0026】さらに、アドレスコンパレータ2には、エ バリュエーションチップ1のリセット後にファームウェ アを起動させるかユーザプログラムを起動させるかの選 択を行うスイッチ(切り換え手段)SW1が接続されて

【0027】また、アドレスデコーダ3には、ユーザ実 機メモリ5、エミュレーションメモリ6またはユーザ用

チSW2, SW3が接続され、それぞれのスイッチSW 1~SW3が導通状態となると信号が入力される。

[0028] is the confidence of は、たとえばショートバースイッチなどの機械的なスイ ッチに構成されている。

【0029】次に、本実施例の作用について説明する。 【0030】まず、エミュレータに電源が投入され、パ ワーオンリセットが終了すると、プログラム開始のアド レスを指定するためのHi信号またはLo信号の一方に おける固定入力値であるベクタフェッチアドレスがアド 10 レスコンパレータ2に入力される。

【0031】また、その時、エバリュエーションチップ 1がデータバス (図示せず) を介してアクセスするリセ ットベクタアドレスおよびスイッチSW1の信号が同時 にアドレスコンパレータ2に入力される。

【0032】ととで、本実施例において、たとえば、ス イッチSW1が導通状態となり所定の信号出力されてい る、すなわちHi信号がアドレスコンパレータ2に入力 されている場合にユーザプログラムを起動させ、スイッ チS♥1が非導通状態となり所定の信号が出力されな い、すなわちLo信号がアドレスコンパレータ2に入力 されている場合にはファームウェアを起動させるものと する。

【0033】まず、ユーザプログラムを起動させる場合 について説明する。

【0034】ユーザがエミュレータの電源を投入する以 前にスイッチSW1を導通状態となるように設定する。 アドレスコンパレータ2は、ベクタフェッチアドレス、 リセットベクタアドレスおよびスイッチSW1の入力信 号を比較することによってエミュレータの立ち上がり時 30 のような状態であっても無効となる。 であることならびにユーザプログラムを起動させること を判断する。

【0035】よって、ユーザプログラムを起動させるの で、アドレスコンパレータ2は、ブレーク信号をエバリ ュエーションチップ 1 に出力しない。この時、同時に、 ユーザによってエミュレータに電源投入を行う以前に設 定されたスイッチSW2、SW3の導通状態を示す信号 がアドレスデコーダにも入力される。

【0036】そして、スイッチSW2、SW3の信号入 力の状態によって、アドレスデコーダ3がユーザ実機メ 40 い。 モリ5、エミュレーションメモリ6およびユーザ用EP ROM7のそれぞれを選択する。

【0037】また、本実施例では、たとえば、スイッチ SW2が非導通状態、すなわちアドレスデコーダ3にス イッチS♥2からの信号入力がない場合にユーザ実機メ モリ5を選択し、スイッチSW2が導通状態となり、ス イッチSW3が非導通状態、すなわちアドレスデコーダ 3にスイッチS₩3からの信号入力がない場合にエミュ レーションメモリ6を選択し、スイッチSW3が導通状 態となるとユーザ用EPROM7を選択するものとす

【0038】たとえば、エミュレーションメモリ6を選 択すると、スイッチSW2は導通状態、スイッチSW3 は非導通状態となり、アドレスデコーダ3によってエミ ュレーションメモリ6が選択され、エミュレーションメ モリ6に保持又は格納されているユーザプログラムが起 動することになる。

6

【0039】よって、エミュレータの電源立ち上げによ るリセット後に、エバリュエーションチップ1にはブレ ーク信号が入力されないことになり、ファームウェアの 立ち上げが行われず、ユーザが設定したスイッチSW 2、SW3の導通状態によりアドレスデコーダ3がユー ザ実機メモリ5、エミュレーションメモリ6、ユーザ用 EPROM7を選択し、ユーザプログラムが起動され

【0040】次に、ファームウェアを起動させる場合に ついて説明する。

【0041】ユーザがエミュレータ2の電源を投入する 以前にスイッチSW1を非導通状態となるように設定す 20 る。アドレスコンパレータ2は、ベクタフェッチアドレ ス、リセットベクタアドレスおよびスイッチSW1の入 力信号を比較することによってエミュレータの立ち上が り時であることならびにファームウェアを起動させるこ とを判断する。

【0042】とのファームウェアを起動させる場合、ア ドレスコンパレータ2はブレーク信号を発生させ、エバ リュエーションチップ1に出力する。また、ファームウ ェア起動時には、ユーザによってエミュレータに電源投 入を行う以前に設定されたスイッチS₩2, S₩3のど

【0043】そして、エミュレータの電源立ち上げによ るリセット時に、アドレスコンパレータ2から出力され たブレーク信号がエバリュエーションチップ1に入力さ れるので、ファームウェアの立ち上げが行われ、初期化 される。

【0044】よって、これらの信号の流れは、図2に示 すように、電源投入によりパワーオンリセットが開始 (ステップ101)されると、スイッチSW1が導通状 態(ステップ102)では、ブレーク信号は出力されな

【0045】そして、スイッチSW2が非導通状態であ ると、ユーザ実機メモリが選択(ステップ103)さ れ、スイッチSW2が導通状態であり、スイッチSW3 が非導通状態であるとエミュレーションメモリが選択 (ステップ104)され、スイッチSW3が導通状態で あるとユーザ用EPROMが選択(ステップ105)さ

【0046】次に、スイッチSW1が非導通状態である と、ブレーク信号が出力(ステップ105)され、ファ 50 ームウェアが起動(ステップ106)となる。そして、

初期化が終了すると、ファームウェアの連続続行状態 (ステップ107)となる。

【0047】また、ユーザプログラムからファームウェ アへの切り換えは、エミュレータ外部に設けられたデー タ入出力手段(図示せず)により、ブレーク命令を入力 することによって切り換え、ファームウェアからユーザ プログラムへの切り換えは当該データ入出力手段により RTB (Return To Break) 命令を入力 することによって行う。

ュレータ立ち上げにおけるパワーオンリセット時につい て記載したが、たとえば、ユーザがリセットスイッチに より強制的にリセットする強制リセット時についても動 作は同じである。

【0049】それにより、本実施例1では、ユーザがス イッチ1~3を予め任意に設定しておくことによって、 エミュレータの立ち上げ時にファームウェアを起動させ ずにユーザプログラムを起動させることができ、応用シ ステムの実動作に対するリアルタイム性を損なわずにデ バッグを行うことができる。

【0050】(実施例2)図3は、本発明の実施例2に よるエミュレータのブレーク信号発生回路周辺における 要部機能ブロック図である。

【0051】本実施例2においては、エミュレータの立 ち上がり時にファームウェアを起動させるかユーザプロ グラムを起動させるかの選択を行う信号をレジスタ8に よってアドレスコンパレータ2に入力する。

【0052】また、このレジスタ8には、電源が遮断さ れても情報を保持するバックアップ8 aが設けられ、レ ジスタ8に入力される制御信号はエバリュエーションチ 30 ップ1から出力される。

【0053】さらに、この場合においても、レジスタ8 からアドレスコンパレータ2に出力される信号がLo信 号であればユーザブログラムを起動させ、Hi信号であ ればファームウェアを起動させるとする。

【0054】 ここで、ユーザプログラムを起動させる場 合について説明する。

【0055】まず、リセットスイッチによる強制リセッ トによりユーザプログラムを起動させる場合であると、 強制リセットを行う前に、ユーザはデータ入出力手段

(図示せず) のキーボードから強制リセット時にユーザ プログラムを起動させるためのデータを入力する。そし て、そのデータがエバリュエーションチップ1に入力さ れると、エバリュエーションチップ1はレジスタ8にし o信号を入力し、レジスタ8にデータを記憶させる。

【0056】次に、ユーザはリセットボタンを押し、強 制リセットを行う。との時、アドレスコンパレータ2に は、ベクタフェッチアドレス、リセットベクタアドレス およびレジスタ8に記憶されているLo信号が入力され る。

R

【0057】よって、前記実施例1と同様に、レジスタ 8からの信号はLoであるので、ファームウェアの立ち 上げは行われず、ユーザが設定したスイッチSW2、S ♥3の導通状態により、アドレスデコーダ3がユーザ実 機メモリ5、エミュレーションメモリ6、ユーザ用EP ROM7を選択し、ユーザプログラムが起動される。

【0058】次に、リセットスイッチによる強制リセッ トによりファームウェアを起動させる場合であると、強 制リセットを行う前に、ユーザはデータ入出力手段のキ 【0048】さらに、本実施例では、電源投入時のエミ 10 ーボードから強制リセット時にファームウェアを起動さ せるためのデータを入力する。そして、そのデータが エバリュエーションチップ1に入力されると、エバリュ エーションチップ1はレジスタ8にHi信号を入力し、 記憶させる。

> 【0059】ユーザによりリセットボタンが押され、強 制リセットとなると、アドレスコンパレータ2には、ベ クタフェッチアドレス、リセットベクタアドレスおよび レジスタ8に記憶されているHi信号が入力される。

【0060】よって、レジスタ8から出力された信号が 20 Hi信号であるので、アドレスコンパレータ2はブレー ク信号をエバリュエーションチップ1に出力し、ファー ムウェアが起動される。

【0061】また、この場合も、ファームウェア起動時 には、ユーザによってエミュレータ2に電源投入を行う 以前に設定されたスイッチSW2, SW3のどのような 状態であっても無効となる。

【0062】さらに、電源投入時のパワーオンリセット を行うときも、予めキーボードから所定のデータを入力 し、レジスタ8に記憶させる。

【0063】また、この場合、電源が遮断されてもバッ クアップ8aによりデータは保持されているので、本実 施例に記載した強制リセットと同じ動作により、ユーザ プログラムの起動またはファームウェアの起動を選択す ることができる。

【0064】それにより、本実施例2によれば、ユーザ プログラムまたはファームウェアの起動による設定をレ ジスタ8にデータ保持できるので、キーボードによりデ ータを入力することができ、遠隔操作による設定も可能 となる。

【0065】(実施例3)図4は、本発明の実施例3に よるエミュレータのブレーク信号発生回路周辺における 要部機能ブロック図である。

【0066】本実施例3においては、パワーオンリセッ トまたは強制リセット時に出力されるリセット信号の入 力とスイッチSW4 (切り換え手段) の入力信号との論 理積を出力するAND回路(論理積回路) 9 および当該 AND回路9から出力された信号をラッチした後にエバ リュエーションチップ1にブレーク信号として出力する ラッチ回路10が設けられてる。

50 【0067】また、このラッチ回路10の出力信号は、

エバリュエーションチップ1のブレーク信号が入力され る所定の入力ピンに入力されるように接続される。さら に、本実施例では、リセット時のリセット信号は、たと えばアクティブ・ハイとする。

【0068】まず、ことで、ファームウェアを起動させ る場合であると、ユーザはエミュレータに電源を投入す る以前にスイッチSW4を導通状態としておく。

【0069】そして、エミュレータに電源が投入され、 パワーオンリセットによるリセット信号が出力される と、AND回路9の一方の入力には、リセット信号のH 10 i 信号が入力される。また、スイッチSW4が接続され ているAND回路9の他方の入力にも、スイッチSW4 が導通状態となっているのでHi信号が入力される。 【0070】よって、AND回路9の入力はどちらも、

Hi信号となるので、その論理積出力はHi信号とな

【0071】次に、AND回路9から出力されたHi信 号は、その後段に接続されているラッチ回路10に入力 される。そして、このラッチ回路10に入力されたHi するまでラッチされ、エバリュエーションチップ1のリ セットが終了するとラッチ回路10からエバリュエーシ ョンチップ1の所定の入力ピンにブレーク信号として出

【0072】よって、前記実施例1と同様に、エミュレ ータの電源立ち上げによるリセット時に、アドレスコン パレータ2から出力されたブレーク信号がエバリュエー ションチップ1に入力されるので、ファームウェアの立 ち上げが行われ、初期化される。

【0073】また、この場合も、ファームウェア起動時 30 には、ユーザによってエミュレータに電源投入を行う以 前に設定されたスイッチSW2, SW3のどのような状 態であっても無効となる。

【0074】次に、ユーザプログラムを起動させる場合 であると、ユーザはエミュレータに電源を投入する以前 にスイッチSW4を非導通状態としておく。

【0075】エミュレータに電源が投入され、リセット 信号が出力されると、AND回路9の一方の入力には、 リセット信号のHi信号が入力され、スイッチSW4が 接続されているAND回路9の他方の入力には、スイッ 40 チSW4が非導通状態となっているので、Lo信号が入 力される。

【0076】よって、AND回路9の一方の入力はHi 信号、他方の入力はしの信号となり、出力はしの信号と なるので、ラッチ回路10にもLo信号がラッチされ、 エバリュエーションチップ1のリセットが終了するとラ ッチ回路10からの出力はLo信号となりブレーク信号 もLo信号出力、すなわちブレーク信号が入力されない

ュエーションチップ 1 にはブレーク信号が入力されない

ことになるのでファームウェアの立ち上げが行われな

10

【0078】また、ユーザが設定したスイッチSW2. SW3の導通状態により、前記実施例1と同様に、アド レスデコーダ3がユーザ実機メモリ5、エミュレーショ ンメモリ6,ユーザ用EPROM7を選択し、ユーザプ ログラムが起動される。

【0079】さらに、本実施例でも、電源投入時のエミ ュレータ立ち上げにおけるパワーオンリセット時につい て記載したが、たとえば、ユーザがリセットスイッチに より強制的にリセットする強制リセット時についても動 作は同じである。

【0080】それにより、本実施例3では、より簡単な 回路構成でエバリュエーションチップ1のリセット後に ファームウェアを起動させずにユーザプログラムを起動 させることができ、応用システムの実動作に対するリア ルタイム性を損なわずにデバッグを行うことができる。

【0081】以上、本発明者によってなされた発明を実 信号は、エバリュエーションチップ1のリセットが終了 20 施例に基づき具体的に説明したが、本発明は前記実施例 に限定されるものではなく、その要旨を逸脱しない範囲 で種々変更可能であることはいうまでもない。

[0082]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0083】(1) 本発明によれば、ブレーク信号発生 手段から出力される任意のブレーク信号により、ファー ムウェアを起動させることなくユーザプログラムを起動 させることができる。

【0084】(2)また、本発明では、アドレスコンバ レータにより、エバリュエーションチップのリセットが 行われたか否かの確認を行うことによって、確実にリセ ット直後に任意のブレーク信号を生成できる。

【0085】(3) さらに、本発明においては、レジス タを設けることによりユーザがソフトウエアによって任 意のブレーク信号を設定できる。

【0086】(4)また、本発明によれば、論理積回路 およびラッチ回路を用いることにより、より簡単な回路 構成において任意のブレーク信号を生成できる。

【0087】(5) さらに、本発明では、上記(1)~ (4)により、複数のCPUにより構成されたマルチC PU方式の応用システムであっても、CPUと同じ時間 でプログラムが起動するので、エバリュエーションチッ プのリセット直後におけるデバッグが行えるようにな り、応用システムの実動作に対するリアルタイム性を損 なわずにデバッグを行うことができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例1によるエミュレータのブレー 【0077】そして、パワーオンリセット時に、エバリ 50 ク信号発生回路周辺における要部機能ブロック図であ

12

る。

【図2】本発明の実施例1によるエミュレータにおける ブレーク信号発生の説明図である。

【図3】本発明の実施例2によるエミュレータのブレー ク信号発生回路周辺における要部機能ブロック図であ

【図4】本発明の実施例3によるエミュレータのブレー ク信号発生回路周辺における要部機能ブロック図であ

【図5】本発明者により検討されたエミュレータのソフ 10 SW1 スイッチ(切り換え手段) トウェア起動における説明図である。

【符号の説明】


- 1 エバリュエーションチップ
- 2 アドレスコンパレータ

\*3 アドレスデコーダ


- 4 アドレスパス
- 5 ユーザ実機メモリ
- 6 エミュレーションメモリ
- 7 ユーザ用EPROM
- 8 レジスタ
- 8a バックアップ
- 9 AND回路(論理積回路)
- 10 ラッチ回路
- - S₩2 スイッチ
  - SW3 スイッチ
- SW4 スイッチ(切り換え手段)


\*

【図1】




【図2】










【図5】

## 図 5



RTB : Return to break